[FPGA]Verilog 60s秒表计时器（最大可计时间长达9min）
[FPGA]Verilog 60s秒表计时器 1.引述 这次的实验来自于本人本科课程数电结课时的自选题目。由于这次上传是后知后觉，学校已将小脚丫板子回收，所以在这篇文章中没法贴出代码结果的 ...
花费 7 ms
[FPGA] Verilog 燃气灶控制器的设计与实现
燃气灶控制器的设计与实现 一、引述 本次实验所用可编程器件型号为MAXII EPM1270T144C5（其引脚表见本人另一博文：可编程实验板EPM1270T144C5使用说明），通过可编程实验板实 ...